笔记本主板上各种信号说明

一、CPU接口信号说明
5 ~0 M, B  \- ?$ z8 [7 ~1.
8 o2 @" K3 T1 ^( L4 b2 m1 s" Z$ bA[31:3]#            I/O            Address(地址总线)
4 A8 N! L# w7 q% r0 z  J n
这组地址信号定义了CPU的最大内存寻址空间为4GB.在地址周期的第一个子周期中,这些Pin传输的是交易的地址,在地址周期的第二个子周期中,这些Pin传输的是这个交易的信息类型.
2.
  r( p( i0 r3 a7 o- P, qA20M#             I               Adress-20 Mask(地址位20屏蔽)
       n
此信号由ICH(南桥)输出至CPU的信号.它是让CPU在Real Mode(真实模式)时仿真8086只有1M Byte(1兆字节)地址空间,当超过1 Mbyte位空间时A20M#为Low,A20被驱动为0而使地址自动折返到第一个1Mbyte地址空间上.
3.
+ V) Z6 {3 g* W6 k! lADS#              I/O             Address Strobe(地址选通)
       n
当这个信号被宣称时说明在地址信号上的数据是有效的.在一个新的交易中,所有Bus上的信号都在监控ADS#是否有效,一但ADS#有效,它们将会作一些相应的动作,如:奇偶检查、协义检查、地址译码等操作.
" w, a, b4 R) R4.
. Y: B2 v- h8 F$ a0 F5 o% q! NADSTB[1:0]#       I/O             Address Strobes
2 [5 A8 Y" x0 i. S! a& D/ l% t# ]       n
% ~: I8 f$ h# q# {2 P$ X9 N; R这两个信号主要用于锁定A[31:3]#和REQ[4:0]#在它们的上升沿和下降沿.相应的ADSTB0#负责REQ[4:0]#和A[16:3]#,ADSTB1#负责A[31:17]#.
5.
& U* M5 `$ J% N, y  bAP[1:0]#            I/O            Address Parity(地址奇偶校验)
       n
( v. i8 ?; v- m6 s1 _. z这两个信号主要用对地址总线的数据进行奇偶校验.
6.
BCLK[1:0]           I              Bus Clock(总线时钟)
0 {6 u9 u# u1 k8 [        这两个Clock主要用于供应在Host Bus上进行交易所需的Clock.n
. ^" S; {1 g6 Z1 l* I' }) k7.
3 R. U" h) h$ i. Z( u1 qBNR#               I/O             Block Next Request(下一块请求)
& u# W0 ^/ f3 s" U. S4 f: X       n
这个信号主要用于宣称一个总线的延迟通过任一个总线代理,在这个期间,当前总线的拥有者不能做任何一个新的交易.
8.
& w! c' J! ^2 _$ n0 z/ PBPRI#               I               Bus Priority Request(总线优先权请求)
; ~5 H" n4 \. M8 @       n
这个信号主要用于对系统总线使用权的仲裁,它必须被连接到系统总线的适当Pin .当BPRI#有效时,所有其它的设备都要停止发出新的请求,除非这个请求正在被锁定.总线所有者要始终保持BPRI#为有效,直到所有的请求都完成才释放总线的控制权.
, p* U0 }# P4 _% a* |6 M0 g, j- \9.
$ z" `  W! z* v  f/ ]2 V( U# |3 {BSEL[1:0]           I/O       Bus Select(总线选择)
       n
这两组信号主要用于选择CPU所需的频率,下表定义了所选的频率:
  Z; p" i9 B+ X2 O: N10.   D[63:0]#             I/O          Data(数据总线)
, W) e) N6 d' @* J) V: K       n
这些信号线是数据总线主要负责传输数据.它们提供了CPU与NB(北桥)之间64 Bit的通道.只有当DRDY#为Low时,总在线的数据才为有效,否则视为无效数据.

建议楼主做成一文件上传上来啊