马上注册,结交更多好友,享用更多功能。
您需要 登录 才可以下载或查看,没有帐号?注册
x
四、Memory 接口信号说明
8 k% i, Z4 x4 P1.$ q% J& T, C: j0 l9 L7 q
SCMDCLK[5:0] O Differential DDR Clock(时钟输出), t2 A ?: O( h# G& P. ?
n SCMDCLK与SCMDCLK#是差分时钟输出对,地址和控制信号都在这个两个Clock正负边沿的交叉点采样.每个DIMM共有三对., w; ?7 Z; H5 Y7 K8 N% ^8 ^
2.
# ? e" f1 Y% v2 D5 r4 |+ B* n8 U7 sSCMDCLK[5:0]# O Differential DDR Clock(时钟输出)
6 s+ c J0 _: X4 o7 l& S+ F n% J2 y: D4 l0 d7 y
这个Clock信号的意义同上.
/ ?* f7 Q3 ]6 I" @6 p; L3.
; Y4 V8 u5 r) V& H1 _1 k' dSCS[3:0]# O Chip Select(芯片选择)
7 J2 F. s, f8 S) }8 k 当这些信号有效时,表示一个Chip已被选择了,每个信号对应于SDRAM的一行.n T% I9 n' Y# u) K% h
4.
% a/ f" S- O/ z e" w: P- ASMA[12:0] O Memory Address(内存地址)9 g$ L6 V& ~4 i" n! {
n" V9 q9 ]. U* T& \( S* ]9 P) x
这些信号主要用于提供多元的行列地址给内存.
/ D) W% W. l2 A& b2 x; C3 j/ I. p! h5./ o4 F; r1 \& h& d
SBA[1:0] O Bank Address(Bank选择)% V% a, }9 j; U/ w+ r
n
5 {8 J Q% r* J7 v9 C8 s3 O! m+ }0 a这个些信号定义了在每个内存行中哪个Bank被选择.Bank选择信号和内存地址信号联合使用可寻址到内存的任何单元.' E4 x k" |. b, A- V& C3 @
6.+ T0 w$ V! \1 y: s) F4 N
SRAS# O Row Address(行地址): s5 w1 `8 e( C* ?0 k4 E& V. f
n; f: k- D/ v5 V" z; p; _5 t
行地址,它和SCAS#、SWE#一起使用,用来定义内存的命令.
_/ _" `# e2 E7.3 w& T% H' u6 \* e) V
SCAS# O Column Address(列地址)
) o" s; ?0 |3 B5 V$ U" Y n# l( I# s# p: ^
列地址,它和SRAS#、SWE#一起使用,用来定义内存的命令.
, L* ]2 _! }$ D) J; u I8.
3 P! O. K7 E; ESWE# O Write Enable(写允许)# x9 t9 e7 S( K3 c
写允许信号,它与SRAS#、SCAS#一起使用,用来定义内存的命令.n
9 v$ V. x; u1 p9.* Q2 x) `- X- m9 | t& ~
SDQ[63:0] I/O Data Lines(数据线)
4 @8 t& `& b. ^( @& t- ^ n
, P/ ~% Y& Y+ J1 |. \ `- e这些信号线用于传输数据.
$ x; f" y. B3 A10. SDM[7:0] O Data Mask(数据屏蔽)
) P" ?+ m0 g0 v; y 当在写周期有效时,在内存中传输的数据被屏蔽.在这八个信号中每个信号负责八根数据线.n
1 F4 O6 a4 v3 a( L11. SDQS[7:0] I/O Data Strobe(数据选通)
+ P3 T# O* t F- l; |- o2 @4 ~( K n
1 F I7 [ l( W. R& t这些信号主要用于捕获数据.这八个信号每个信号负责八根数据线.
# r( h8 n* n& x2 [12. SCKE[3:0] O Clock Enable(时钟允许)" G& y. @# }5 L. s. y
这个信号在上电时对内存进行初始化,它们也可以用于关闭不使用的内存数据行. |