主板的复位与时钟
当CLK信号有问题 ,可能会使得 RESET信号异常 ,相对的 ;如果RESET信号有8 n8 p/ r" l8 T2 }: n4 Y
问题 ,可能会使得输出端的CLK信号异常 .
4 W% d4 I5 n' K c2 LRESET信号的输入控制来源计有 :
* S* l* W r& J$ O, s) c1. POWER GOOD信号---当打开电源供给器 ,POWER GOOD信号为低准位 ,等
6 ^. E7 \* M+ w- ^; ?" Z# `* L; G到 POWER OUTPUT电压达到稳定时 ,POWER GOOD信号才转为 HIGHT .
* h2 O! a! p- p7 n, A; c2. Hardware Reset .
1 D! }3 r9 b/ s; J( z4 G& W/ V0 Q3. Keyboard Controllor RC信号脚位(PIN21) .
( M. i9 B$ [2 ^( U1 x4. 内部 SHUT-DOWN 电路 .* [# {# b( }. ^& i* m, Z9 A. B
CLK 信号的输出信号计有 :
8 h( [/ `! B" i, \, N' P% R. @4 ^1. CPU CLK .
- \1 m5 c$ x! u3 U- R$ l4 ?2. ISA BUS CLK ./ H0 ~0 @ [3 G; [
3. PCI BUS CLK .8 ~4 g3 r p- D/ m2 d$ o7 F; F
4. VLSI IC CLK .
+ R5 I H) ?' Y) | Q# v8 G' I5. SLOT OSC .- C: X; o9 D1 p/ A9 a# B9 Q
RESET 信号的输出信号计有 :
, O6 m$ {/ T1 W1. CPU RESET .
% ]" a1 H7 ]6 J/ N) i2 m2. ISA RESET .
1 A2 a8 A7 ~0 X: t7 F% @; v7 u3. PCI RESET .
5 R" {- ?9 q. E# ]: \" U" c s4. CHIPSET RESET .. S' F V* g. y; f4 e
5. NPU RESET .
" M4 h3 w K& k: V8 _RESET 故障可能原因 :
- w' [9 [: S! s: W* d3 s9 ?1. POWER GOOD .' A5 D2 e2 l- m
2. Hardware Reset .& B; a4 G4 L2 n d \
3. Keyboard Controllor (8742 PIN21) RC .3 g2 ]' J5 c) C; `$ a5 M- }; n& b
4. 影响 RESET 信号产生之 CLK 输入信号 .
( o7 l% m- n. c5. SHUT-DOWN 逻辑或 CHIPSET 故障 .5 y) Q! T2 a8 v. ~( u0 g
CLK 故障可能原因 :. B' ~! ~! C, Y- y! n6 F4 w
1. CLK 产生电路 :目前都有专属的CLOCK GENERATOR ,需追踪相关电路及组件 .
; M" i W4 @: A$ V8 N2. CLK 同步电路 :大都和相关的 RESET 信号被整合至 CHIPSET ,再由CHIPSET3 s8 Y1 Q* c0 d9 ~: g! a
OUTPUT .
* J* F* N0 v1 z) q7 S3. CLK 缓冲器 :缓冲 IC 故障或其 Controllor PIN . % s' F) m8 \" G# H# [8 j% O# x
CPU Interface信号说明
' |% ~) P& B* M% xA20GATE(A20 GATE)
' r) v0 G$ u* k3 pSuper I/O的port92缓存器中，SGA20 bit若设为1，则A20GATE输出为High，若设为0，则A20GATE输出为Low。
C8 y9 R( z* r) w6 i0 Q' D/ IA20M#(Mask A20地址位20遮蔽)
8 T1 g1 w7 G- y) g9 w+ X9 `A20M#讯号是由ICH输出至CPU的讯号。此讯号是让CPU在Real Mode(真实模式)时仿真8086只有1M Byte(1兆字节)地址空间，当超过1Mbyte地址空间时A20M#为LOW，A20被驱动为0而使地址自动折返到第一个1M Byte地址空间上。& C7 v1 `6 k7 I8 Z, ^8 {
RCIN#(Keyboard Controller Reset Processor键盘控制重置CPU)' B; ?1 M, e Z% B$ t
RCIN#讯号是由SuperI/O输出至ICH。键盘控制SuperI/O产生RCIN#讯号至ICH，经由ICH再输出INIT#讯号至CPU，进而达到重置CPU的目的。
; B) s' d" |/ A# IINIT(Initialization启始)( V$ \) f: W, `. g r2 I
为一由ICH输出至CPU的讯号，与RESET功能上非常类似，但与RESET不同的是CPU内部L1 Cache和浮点运算操作状态并没被无效化。但TLB(地址转换参考缓存器)与BTB(分歧地址缓存器)内数据则被无效化了。INIT另一点与RESET不同的是CPU必须等到在指令与指令之间的空档才会被确认，而使CPU进入启始状态。' \" J. Z( m) G! v9 }
RESET(重置)
# ~# ^' m( Z) J当RESET为”HIGH”时CPU内部被重置到一个已知的状态并且开始从地址OFFFFFFFOH读取重置后的第一个指令。CPU内部的TLB(地址转换参考缓存器)、BTB(分歧地址缓存器)以及SDC(区段地址转换高速缓存)当重置发生时内部数据全部都变成无效。
/ B5 j' l( o- l5 u2 Y) ?2 SFERR#(Numeric Coprocessor Error浮点运算错误)
" R! Q' d3 p9 }; t0 P5 j c为一CPU输出至ICH的讯号。当CPU内部浮点运算器发生一个不可遮蔽的浮点运算错误时，FERR#被CPU驱动为LOW。1 t, d& n" S. K& C& U
IGNNE#(Ignore Numeric Error忽略数值错误)
. q( z! s3 |# `8 N为一ICH输出至CPU的讯号。当CPU出现浮点运算错误时需要此讯号响应CPU。IGNNE#为LOW时，CPU会忽略任何已发生但尚未处理的不可遮蔽的浮点运算错误。但若IGNNE#为HIGH，又有错误存在时，若下一个浮点指令是FINIT、FCLEX、FSAVE….等浮点指令时中之一时，CPU会继续执行这个浮点指令但若指令不是上述指令时CPU会停止执行而等待外部中断来处理这个错误。
( c% ^: I7 t! F# u5 LSMM操作模式其功能在于提供系统设计师利用SMM模设计如:系统省电管理(System Power Management)或系统安全装置(System Security)….等高阶系统操作管理的程序。
( q# h( O, K7 j! L9 P9 D+ t( I' B; w7 tSMI#(System Management Interrupt系统管理中断)
9 F6 f9 S& A- N1 O$ q( A为一由ICH输出至CPU的讯号。当CPU侦测到SMI#为LOW时，即进乞SMM模式(系统管理模式)并到SMRAM(System Management RAM)中读取SMI#处理程序，当CPU在SMM模式时NMI、INTR及SMI#中断讯号都被遮蔽掉，必需等到CPU执行RSM(RESUME)指令后SMI#、NMI及INTR中断讯号才会被CPU认可。
6 i$ l- Q5 _8 bSMIACT#(系统管理中断认可)
4 r- q- u: ~1 x- u2 l为一由CPU输出至ICH的讯号。SMIACT#是CPU响应SMI#的讯号，当CPU进入SMM模式时即会驱动SMIACT#为LOW，且会持续被驱动为LOW，一直等到CPU执行RSM指令而到正常模式时，才会被驱动为HIGH。 R4 F$ O4 y/ `+ p4 G6 q8 i" A' J
INTR(Processor Interrupt可遮蔽式中断)
* m1 v( a! l; Y6 o: i为一由ICH输出对CPU提出中断要求的讯号，外围设备需要处理数据时，对中断控制器提出中断要求，当CPU侦测到INTR为high时，CPU先完成正在执行的总线周期，然后才开始处理INTR中断要求。! O7 ^' |4 M4 \- |& |& y: Z
NMI(Non-Mask able Interrupt不可遮蔽式中断)( p: H3 s% @* T" N# B% d4 g% k, p
为一由ICH输出对CPU提出中断要求的讯号，CPU处理NMI中断要求时并不向系统的中断控制器读取中断向量，NMI的中断向量为CPU内部预先设定中断向量
本文来自: 中华维修论坛(www.91xiubbs.com) 详细出处参考：http://www.91xiubbs.com/viewthre ... hlight=%CA%B1%D6%D3 |
IP卡
狗仔卡
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
显身卡
