内存供电电路详解（与维修工共同学习，待续，支持文档下载）

内存供电电路详解
- j3 z; F- |' _    笔记本电脑中常见的内存插槽中：DDR内存插槽，DDR2内存插槽，DDR3插槽等。其中DDR2电压需要俩种，分别为1.8V和0.9V。DDR内存需要的电压分别为2.5V和1.25V。内存供电部分经常设计在内存插槽附近，一般好点的主板都有专门的内存供电电路。
* N' c/ D% C( U9 _    内存供电电路的供电机制
0 n# h# o& L8 M8 E    1.笔记本电脑内存的功能
9 U7 S, }% ]( H$ Q5 ^* W  U     内存供电电路主要是向内存供电提供所需的2.5V，1.8V，1.25V上拉电压，0.9V上拉电压等。若是内存供电电路过于简单或是设计不合理，则会出现内存供电不足的现象，继而影响笔记本的使用的稳定性。
: j2 d0 C+ Q* K" h. Z    2.笔记本电脑内存供电电路功能
, H2 C- B0 X. ^! s5 p5 g& X9 d笔记本内存供电电路主要采用开关电源供电方式供电，这种供电方式主要由专业的电源管理芯片，储能电感，场管，滤波电容等部件组成。其原理和CPU供电原理比较相似。
1 \) A9 K9 E5 P! ]# K* ~

% S9 Q& b, D# @. F: Q' R
/ r! N( f- {& [+ `

DDR内存供电电路讲解

   DDR内存供电电路主要采用开关电源供电方式，开关电源组成的DDR内存供电电路主要由电源管理芯片，场效应管，电感和滤波电容等组成。

以MAX1845为例

MAX1845电源管理芯片可以为内存供电电路提供2.5V和1.25V供电电压，MAX1845是一款双输出，同步降压电源控制器。其内部有两个PWM控制器（一个是2.5V，另外一个为1.25V）。该芯片输出电压范围是1.0-5.5V。这个芯片总共有28脚，具体的针脚定义如下：

针脚序号	名称	功能	针脚序号	名称	功能
1	OUT1	电压反馈1	15	OUT2	电压反馈端2
2	FB1	电压反馈输入端	16	CS2	电流检测输入端2
3	ILIM1	电流反馈输入端1	17	LX2	电流反馈端2
4	V+	电池或是适配器电压输入端	18	DH2	高端门输出端2
5	TON	开关管频率控制器	19	BST2	内部高低端激放供电输入端2
6	——SKIP	低噪声模式控制信号输入端	20	DL2	低端门输出端2
7	PGOOD	PG信号输出端	21	VDD	5V供电电压输入端
8	OVP	过压保护信号输出端	22	VCC	5V供电电压输入端（模拟）
9	UVP	欠压保护信号输出端	23	GND	接地端
10	REF	2V基准电压输出端	24	DL1	低端门输出端1
11	ON1	开关控制信号输入端1	25	BST1	内部高端门激放电路输入端1
12	ON2	开关控制信号输入端2	26	DH1	高端门输出端1
13	ILIM2	电流反馈输入端2	27	LX1	电流反馈端1
14	FB2	电压反馈输入端2	28	CS1	电流检测输入端1

MAX1845的第11脚（ON1）,12脚(ON2)引脚为开关控制端，它们为高电平时，允许电源管理芯片输出；FB1和FB2为电压反馈输入端，由这些针脚组成的反馈电路会实时检测输出的供电电压，并反馈给电源管理芯片内部的PWM控制器；LX1和LX2为电流反馈端，由这些针脚组成的电路会实时检测输出的供电电流，并反馈给电源管理芯片内部的电流调整器。

DH1和DH2针脚为高端门驱动脉冲输出端，分别连接Q44的G极和Q51内部的一个场效应管的G极，通过向连接的场效应管发送驱动脉冲控制信号控制场效应管的导通与截止；DL1和DL2引脚为低端门驱动脉冲输出端，分别连接Q50的G极和Q51内部的另外一个场效应管的G极，通过向场效应管发送驱动脉冲控制信号控制场效应管的导通与截止；工作中的电源管理芯片内部的PWM控制器分别向DH1和DL1，DH2和DL2端提供互为反相的矩形脉冲，使连接的场效应管分别导通和截止。

DDR内存的供电电路的工作原理如下：

   当按下开关键后，开机控制电路输出VCC2R5A_ON和B_ON高电平信号，此信号经过处理后送到电源管理芯片的ON1和ON2针脚。电源管理芯片MAX1845接受到开机控制信号后，内部开始工作，使内部的PWM控制器从DH1和DL1针脚，DH2和DL2针脚，分别输出3-5V且互为相反的驱动脉冲控制信号（即DH1和DH2端输出高电平时，DL1和DL2端输出低电平，或相反），这样将使场效应管Q44和Q55分别导通或截止，Q51内部的两个场效应管也分别导通或截止。

此时，电池或适配器的输出电压被分为3路，第一路为MAX1845供电，第二路经过滤波电容，场效应管Q44和Q50流入储能电感L10，然后经过滤波电容滤波后，输出2.5V供电电压；第三路经过滤波电容，场效应管Q51流入储能电感L15，然后经过滤波电容滤波后，输出1.25V供电电压。

同时电源管理芯片的电压反馈端FB1和FB2会将输出的2.5V和1.25V供电电压反馈给电源管理芯片同标准电压作比较。如果输出的电压与标准的电压不相同（误差在7%以内视为正常），电源管理芯片将调整DH1，DH2端和DL1，DL2端的输出方波的幅宽，使输出的2.5V和1.25V供电电压得到调整，直到输出电压在标准电压范围内。

占楼层 明天继续编辑  与大家学习

占楼层 明天继续编辑  与大家学习
( `0 W* e0 a! T! Z+ ^3 }

8 e# f$ f' p* x9 x# z+ k
DDR2内存供电电路详解
- M8 H2 S# O; _( pDDR2内存供电电路主要采用开关电源供电方式，开关电源组成DDR2内存供电电路主要由电源管理芯片，场管，电感和滤波电容等组成。
就以ISL6537ACR为例
2 C6 V- r6 _0 E

针脚定义	名称	功能 4 O1 s2 Q9 W1 H9 ~; I+ b
1	5VSBY 0 f& k$ r4 h5 O+ l1 B	+5V待机供电电压输入端
2 0 a0 Q) I# e! v	S3# ' I+ n- y7 ?! b+ s$ |	SLP_S3/5#待机模式设定
3	P12V	12V供电电压输入端
4 4 j; M9 [' ?0 H' X0 q	GND1	接地端 + U5 v6 y! w+ R5 I6 }5 M
5	DDR_VTT1	在S0/S1睡眠模式下，为VTT电压输出端；在S3睡眠模式下为禁能（无输出）
6 ! J  t+ d" y9 y+ f4 ^. f	DDR_VTT2
7 0 A8 c: X' u, C: w' x	VDDQ1	VDD电压检测输入端1，在S0/S1睡眠模式下，它作为输入脚 ' o1 p) ]! Q& \7 Q* e& O; z/ k
8 1 q, N# M: _% S0 R/ a) t, J+ g	VDDQ2	VDD电压检测输入端2，在S0/S1睡眠模式下，它作为输入脚 0 `% }& `5 [9 J4 M* K
9 , k- c  Q5 W  |* [+ T' y9 ?	DDR_VTTSNS	DDE_VTT反馈电压输入端 2 ^( T8 N6 z& n/ d) q- t
10	DRIVE2 , E9 m6 f$ T# y	驱动信号输出端
11	FB2 9 H$ {. ]5 h) r, z) @" t	反馈端2
12	VIDPGD ; Q2 ^- W# O: s0 S) p, p3 H. L	PG信号输出端。在S0/S1/S2待机模式下，此信号为高电平，在S4/S5待机模式下，此信号为低电平
13 + [; W9 n* g2 A8 F	VREF_OUT	VTT基准电压输出端
14 + }  c5 X$ b! @	VREF_IN	基准电压输入端。通常通过一个电容接地
15 / A, T! d' p% z	FB	反馈端1
16 8 d1 R, j: B6 b0 ^	COMP	误差放大器输出端，通常作为补偿端 ; F1 k- k8 F& E8 V& {" |
17 $ [: @8 }3 t0 ]+ ?# H+ B( C- [3 l	COMP4 % b3 N2 w! O/ ^6 S( b  o( V. \	误差放大器输出端4，通常作为补偿端 " g: d; W$ }$ ^* x2 h8 {3 Q! v: G
18   s: n' k7 r( o! _7 N5 Q) @1 _2 ^	FB4 8 D! H& S6 B5 n# A  s2 w2 {9 ^	反馈端4
19 " L! L# @. u2 b0 L	PWM4 . J# m1 i6 d+ Z, K. O! l' u	驱动信号输出端4
20 1 |) n6 ^0 w; z! W! M- _	FB3 " Y5 l4 {8 M. ^4 K	反馈端3 2 \& t2 J# ~* y" P" u/ Z7 i, @  F
21 1 \9 k3 z  L, q; z/ k* U	DRIVE3 ( Q, }2 |1 X7 L3 _$ a+ m2 X7 x2 L	驱动信号输出端3
22 2 z7 i7 C( j( l) O  p	OCSET # g- t' I* K2 J: f# W0 J! }! a4 P7 ~( R	电源允许输出端
23	S5#	SLP_S5#睡眠模式设定 * Q5 `% ^. k& }" H. J, C. H
24 ' s, s& x5 N  a+ e	PHASE + z; z+ o! K0 o4 R  q2 U* Y	电流检测输入端 6 ]( ]  p' B5 \8 d3 T+ Z' ~
25	BOOT 1 \' m, _. N6 f, J/ q! A' y	自举端，通常连接电源VCC * l9 C4 M. f9 i" G  C1 C# E
26	UGATE	上开关管驱动信号输出端 0 L* T2 o6 M4 M8 m2 d: @: n- E
27	GND2 , x9 K' G2 O# k8 h$ S	接地端
28	LGATE ) N! n+ Q9 J3 [( u+ N	下开关管驱动信号输出端 # q7 Y% L. O) y; s

ISL6537ACR的OCSET引脚为电源允许输出端，此脚只有为高电平时，电源管理芯片才输出电压。S3#和S5#引脚为两个控制信号输入端，这两个引脚直接连接开机控制芯片或南桥芯片，由开机控制芯片或是南桥发送控制信号，控制电源管理芯片开始工作，开机后开机控制芯片的控制电路启动。VIDPGD引脚为复位信号输出引脚，在芯片输出电压正常后，输出PG复位信号，由电源管理芯片开始工作后，内部的PWM控制器会从这两个引脚输出两路相反地脉冲信号，驱动控制两个场管的导通与截止；然后5V待机电压经过滤波电感L5，滤波电容C38，C44，C52，场管Q3，Q4，及储能电感L1和滤波电容C26，C10后，输出1.8V供电电压，为内存提供供电。FB和COMP引脚组成的回路为1.8V电压输出反馈回路。用来侦测输出的1.8V电压是否有偏差。
( r" _' z# s% s0 S2 q1 K$ }    DRIVE3和DRIVE2为两个驱动脉冲信号输出端，通过控制场效应管Q19，Q20的导通与截止，输出1.5V和1.05V供电电压。VREF_IN为基准电压输入端，FB2，FB3为反馈端。用于侦测输出的电压是否有偏差。DDR_VTT1和DDR_VTT2引脚为芯片内部功率电路输出端，通过内部调电压处理，可以输出0.9V上拉电压。
电路图  会补上  

占楼层 明天继续编辑  与大家学习
6 b( x4 t0 O! g, Y2 L( J

占楼层 明天继续编辑  与大家学习
- l' Q; S: o. u9 d9 b

路过，看看

不错  来看看

大道理大家都知道，搞点实际案例来分析一下啊

今天晚上继续编辑  我也是学习 加深记忆

不错，以后继续看。希望楼主不要再用红色字体，红色字体看着不舒服。

comeday 发表于 2012-8-23 14:00

                               
登录/注册后可看大图

不错，以后继续看。希望楼主不要再用红色字体，红色字体看着不舒服。

$ M* E% k9 Q$ p好的  谢谢你的提醒  黑色