procpwrgd含义

: T) F9 G! o; J0 V) V
) o/ R4 R, B6 N$ X0 e
PROCPWRGD很重要的一个信号。值得研究下
) |  [9 A) G: ?5 _2 I4 y首先PCH前面的PG都正常,摘掉BIOS后PCH肯定不会发出PROCPWRGD，没25M（有的是南桥通过时钟芯片转换而来，需检查始终芯片工作条件电压等，有的是南桥附近就有一个25M晶振）也是。
. q8 o6 J2 P% K! p# |: yPCH的PROCPWRGD脚位，就是以前南桥的CPUPWRGD，由PCH发给 CPU的UNCOREPWRGOOD脚。如果为低CPU内部供电被清除。必须为高CPU才能工作。 PCH的SYS_PWROK脚位，就是以前的VRMPWRGD，由PWM芯片发给PCH PCH脚位的DRAMPWROK脚位,是等内存供电和桥供电正常后，发给CPU的SM_DRAMPWROK脚说明内存供电OK了，必须外部上拉 ACPRESENT#,是笔记本里面的信号台式机没有，当插入适配器时为高电平，没插入适配器时是低,除此之外，PCH通过INETLME 和EC通讯时，使用这个信息使DEEPSX功能生效。举个例子仅仅当使用电池在S3,S4,S5状态下，平台可以设置进入DEEPSX，他是由DEEP SX WELL来控制电平高低的 APWROK   ACTIVE SLEEP WELL PWRER OK信号，当为高时，说明ASWSUB-SYSTEM(主动休眠子系统)系统稳定工作了 DPWROK  DEEP SLEEP POWER OK说明VCCDSW3_3电源正常，如果不支持DEEPS4,S5就和RSMRST#连接在一起输入给PCH,如果做DS3就是在DSW电起来后10MS后被拉高 DSWVRMEN =DEEP S4/S5 WELL INTERNAL VOLTAGEREGULATOR  ENBLE(深度睡眠电压调整开启信号) 这个信号允许开启PCH内部的DSW1.05V的电压调整，必须连接到VCCRTC DEEP S3,在HURON RIVER 平台上把CPU的内存控制模块部分的1.5V电压关闭CHIEFRIVER平台上还关掉了SUS电压 GPIO27  在DS3状态下可将WIFI和PCIE_WAKE连接到GPIO27用以支持ISCT PCH在DEEP SLEEP S3.S4,S5状态下唤醒有3种方式，RTCALARM  ,POWER BUTTON,和GPIO27但需要用到DSW(DEEPSLEEP WELL)的电（PWRBTN和GPIO27都是DSW的电），以及PCH在DEEPSLEEP状态下唤醒需要的关键信号：SLP_SUS#,SUSWARN#,SUSACK#,DPWROK,和GPIO27 当灰色线ATXPWRGD正常后发给I/O芯片的ATXPG脚位，I/O再发出SIO_ATXOK信号给PCH的PWROK和APWOK脚 CLK_RUN# =（仅仅适用于笔记本）PCI时钟运行，用来支持PCI时钟协议连接到外部时钟反馈和预防时钟停止SYS_RESET#是PCH连接到开机复位针的脚，这个信号输入到南桥并经南桥防反跳之后，将强行复位南桥的内部逻辑，从而使机器重启。SLP_A#=控制PCH供电到ACTIVESLEEP WELL (ASW) PHY=PHYSICAL 物理 SLP_LAN#=当此信号没有被激活，也就是高电平时，网卡物理设备必须有供电。当激活后变为低电平时，关闭物理设备供电，在SLP_A#为高且在S0状态下，SLP_LAN#一直保持高电平 LAN_RST# 网卡的复位，如果网卡不用此功能就接地当VCCLAN3_3,VCCLAN1_05,VCCCL3_3都正常后才会产生LAN_RST#RSMRST#为高之前，LAN_RST#必须为低在PWROK正常后LAN_RST#必须复位1毫秒 LAN_PHY_PWR_CTRL 网卡物理层供电控制，此信号连接在PCH内部的LAN_DISABLE_N，当不用网卡时驱动到低，当LAN_RST#为高时，此信号必须为低 PMSYNC#（仅仅适用于笔记本） 电源治理同步信号当此信号为低时，在退出C5或C6状态时，北桥会拉高CPUSLP# SLP_S4#,当系统支持AMT技术时，此信号用于控制DRAM电源，M1状态下，（主机处于S3,S4,S5状态和可操作子系统状态下）这个信号被强制拉高和SLP_M#一起被拉高给DIMM提供充足的电源，来操作子系统。 SLP_M#可操作睡眠状态控制信号，用于电源层控制INTELAMT 系统如果不存在AMT系统，此信号将和SLP_S3#同步 SUS_STAT# 挂起状态信号，该信号为低时，说明系统马上进入低功耗状态由桥发出。它能监控这些设备以及内存从正常模式进入挂起模式，也能用于隔离其它外围设备的输出并关闭它们的电源，该信号在LPCI/F上调用LPCPD#来实现的SUSCLK#挂起时钟信号输出，南桥内RTC电路产生的挂起时钟，用来给外部芯片作为刷新时钟用。在IBM,SONY等机器中常有使用。在待机时，当这个时钟送到主板的EC/KBC（通常为H8S）后，EC/KBC将进入低功耗模式，此时H8S自身的震荡进入跳波状态。SLP_SUS#=DEEPSX 状态指示，PCH用来开关3.3V_sus和5VREF_SUS的，当此信号为低电平时，PCH进入DEEPSX状态内部3.3V_sus和5VREF_SUS待机电源被关闭。当收到RTC,GPIO27,和PWRBTN唤醒后，此信号为高电平时，表示PCH退出DEEPSX状态SUS待机电压开启。如果不支持DEEPSX可以将此信号悬空 EC使用PCH的GPIO27脚来唤醒主机 SUSWARN#/SUSACK# 是PCH和EC直接的交互信号当PCH要进入DEEPSLEEP状态时，先拉低SUSWARN#信号通知EC，EC收到SUSWARN#为低后，做一些进入DS的准备工作， （比如关闭PLATFORM和MINIPCI的3.3VAL供电或USB 的5VAL）完成后EC将SUSACK#拉低通知PCH可以进入DS状态了，然后PCH才会拉低SLP_SUS#关掉自己的3.3V_SUS和5VREF_SUS，如果不需要EC准备可以直接将SUSACK#连接到SUSWARN#信号 SM_DRAMRST# 台式机里面是发给内存的复位信号，笔记本里面是EC发出EC_DRAMRST_GATE给逻辑电路然后发给PCH和DRAM槽，前提是VDDQ桥供电必须先产生WAKE# PCI_EXPRESS唤醒事件，输入信号，PCIEXPRESS槽上有部件发出唤醒信号 BM_BUSY# BUSMASTER BUSY 总线忙信号输入，为低时，表示CPU和PCH正在传送数据忙 CK_PWRGD（输出信号） 时钟脉冲发生器电源正常信号，当主电源有效时，这个信号去到时钟芯片当SLP_S3#和VRMPWRGD都为高时，这个信号也为高有效 SKTOCC#这个信号是CPU内部的通常是主板设计时，用来设计成检测CPU是否插入的.

% }  m0 v2 r3 Q, P

很好，学习学习